# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 10-290399

(43)Date of publication of application: 27.10.1998

HO4N 5/335

(21)Application number : 09-096285 (71)Applicant : (22)Date of filing : 15.04.1997 (72)Inventor :


(51)Int.CI.

(71)Applicant: FUJI XEROX CO LTD (72)Inventor: ISHIKAWA HIROYUKI

# (54) IMAGE READER

### (57)Abstract:

of the different phases stored in the image signal selected. At the time of the selection, single pixel data storage means 24, the one to be a highest output level is image data corresponding to the sample-and-hold of the SOLUTION: In an image signal storage means 24, plural obtained by respective set signals from the plural set the one to be a high level among image signal levels PROBLEM TO BE SOLVED: To read image information plural image data corresponding to the sample-and-hold stored. In a program processing by a CPU 25, from the the same light quantity by a white reference plate are different phases at the time of fetching the images of fluctuation relating to clock generation is present. due to the dispersion of a device and temperature signals of the different phases generated in a clock using the set signals of an optimum phase by selecting phase control means even when characteristic change



turned to the image data under consideration or the respective clocks A, B and C can be turned to the image data corresponding to the respective clocks A, B and C can be turned to the image data under consideration.

corresponding to respective clocks A, B and C can be

### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

¿.,

decision of rejection]
[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

## (19) 日本国特許庁 (JP)

# m公開特許公報 (A)

(11)特許出願公開番号

特開平10-290399 (43) 公開日 平成10年(1998) 10月27日

H 0 4 N	(51) Int. Cl.
5/335	
	識別記号
H 0 4 N	ਸ H
\$/335	
סי	


	審査請求 未請求 請求項の数2	10	(全5頁)
(11) 出願番号	特買平9-96285	(71) 出願人	000005496
			富士ゼロックス株式会社
(12) 出願日	平成9年(1997)4月15日		東京都港区赤坂二丁目17番22号
		(72) 発明者	石川 弘奉
			神奈川県海老名市本郷2274番地
			ックス株式会社海老名事奠所内
		(74) 代理人 弁理士	<b>弁理士 船橋 國則</b>

# (54) 【発明の名称】画像読み取り装置

#### (17) (服务)

ールドすること。 最適な位相のクロックを決定してサンプルホ

位相を、画像情報を読み取る際の般定信号の位相として 比較する比較手段と、比較手段によって比較された各画 る複数の設定信号によって得られる各画像信号レベルを 情報を光電変換した場合のCCD1の出力信号から、ク 像悟号レベルを取り出す設定暦号を位相を興にして複数 決定する決定手段とを備えている画像読み取り装置であ 像信号レベルのうち大きいレベルと対応する設定信号の ロック位相制御手段22により生成された位相を異にす 生成するクロック位相制御手段22と、同じ光量の画像 D1と、CCD1の出力信号から所定タイミングでの画 【解決手段】 本発明は、画像情報を光確変換するCC



### 「特許数水の範囲」

【蔚東項1】 画像情報を光電変換する光電変換手段

生成するクロック位相制御手段と、 像信号レベルを取り出す股定信号を位相を興にして複数 前記光電変換手段の出力信号から所定タイミングでの画

生成された位相を異にする複数の設定信号によって得ら 手段の出力信号から、前記クロック位相樹御手段により 同じ光量の画像情報を光電変換した場合の前記光電変換 れる各画像僧母レベルを比較する比較手段と、

前記比較手段によって比較された各画像信号レベルのろ とを備えていることを特徴とする画像読み取り装置。 を読み取る際の設定暦号の位相として決定する決定手段 ち大きいレベルと対応する設定信号の位相を、画像情報 【請求項2】 前記クロック位相制御手段は、複数の選

延累子から構成されていることを特徴とする精求項 1 記 数の画像説が取り数国。

### 【発明の詳細な説明】

ベルを取り出す画像読み取り装置に関する。 **電気信号に変換し、所定タイミングにおける画像信号レ** 【発明の属する技術分野】本発明は、原稿上の画像等を

[0002]

処理回路で信号処理し、アナログ/デジタル変換(以 像形成装置等へ送られ、用紙等の媒体へ印刷される。 要部分であるCCDイメージセンサの出力信号を所定の ジタル画像入力装置においては、画像読み取り装置の主 下、単に「A/D変換」と言う。)している。また、A /D変換された信号は画像処理部を通じて記憶装置、画 【従来の技術】従来、デジタル複写機をはじめとするテ

的に短縮され、その期間で最適にサンプルホールドする センサの出力信号における画像信号取り出し期間は必然 嬉める必販に追られたこる。 いのれめ、 CCDAメージ ことが困難となっている。 う解像度向上の観点から、画像信号処理の動作周波数を **ラ複写機などにおいてはその生産性向上や高画質化に伴** 【発明が解決しようとする瞑題】しかし、近年、デジタ

の動作となり、1クロック期間は50mgとなる。 合、CCDイメージセンサの一出力あたり20MHzで **や、担別二出力回路のCCDイメージャンサを用いた基** 【0004】例えば、画像信号を40MHzで動作さ

土6ns以内にする必要が生じる。 こデータをサンプルホールドできる期間はその半分の約 12nsとなり、サンブルホールドのタイミング精度を デューティのクロックでドライブすると25ns、さら 【0005】 このろち、画像信号取り出し期間は50%

反転・遅延・崩埋演算等を経て生成する技術が開示され ルホールドクロックを発信器のクロックなどから分詞・ 【0006】特開平5-83645号公報では、サンプ š

3

時間平10-290399

るという商周波数動作を実現するのは困難である。 ルホールドのタイミング構成を例えば土6mg以内にす が生じてしまう。つまり、このような技術では、サンプ の特性変化によってサンプルホールドタイミングに誤差 かかわるデバイスのばらつきや温度変動によるデバイス ている。しかしながら、この技術では、クロック生成に

20 定する決定手段とを備えている画像読み取り装置であ なわち、本発明は、画像情報を光電変換する光電変換手 相を、画像情報を読み取る際の設定暦号の位相として決 **信号レベルのうち大きいレベルと対応する数定信号の位 敷する比敷手段と、比較手段によって比較された各画像** 複数の設定信号によって得られる各画像信号レベルを比 クロック位相側御手段により生成された位相を興にする 報を光電変換した場合の光電変換手段の出力信号から、 数生成するクロック位相制御手段と、同じ光量の画像情 画像悟号レベルを取り出す般定悟号を位相を興にして複 段と、光電変換手段の出力信号から所定タイミングでの を解決するために成された画像読み取り装置である。す 【課題を解決するための手段】本発明はこのような課題

ទ 情報の読み取りにおける設定信号の位相として決定して の大きさを比較し、決定手段において各画像信号レベル のうち大きいレベルと対応する設定信号の位相を、画像 る。さらに、比較手段では、この複数の画像信号レベル の出力信号から複数の画像信号レベルを取り出してい の位相を異にする複数の設定暦号に基づき光電変換手段 の画像情報を光電変換手段にて光電変換した場合に、 相を興にする複数の設定信号を生成しており、同じ光量 【0008】本発明では、クロック位相制御手段から位

のばらつきや温度変動による特性変化があっても、クロ 用いて画像情報の読み取りを行うことができるようにな らつきや特性変化を吸収できる最適な位相の設定信号を ち、大きいレベルとなるものを選択することで、そのは 悟号の中から、各設定信号で得た各画像信号レベルのろ ック位相制御手段で生成した位相を異にする複数の設定 【0009】つまり、クロック生成にかかわるデバイス

#### [0010]

ā

本発明の画像読み取り装置における実施形態を説明する 置いおける実施の形態を図い基力いて説明する。図1は プロック図である。 【発明の実施の形態】以下に、本発明の画像読み取り装

部分のクロック街道部2と、サンプルホールド回路(S り装置は、主として画像情報を光電変換するCCD(Ch arge Coupled Device )1と、図中二点鎖線で囲まれる /H)3と、ゲインコントロール手段4と、基準レベル 【0011】すなわち、本実施形態における画像読み取

をクランプするクランプ回路 (CLAMP) 5と、基準

9 特関平10-290399

手段6と、画像信号をデジタル変換するA/Dコンパー タ7とかの構成されている。 フヘルのオフセットを閲覧するオフセットコントロール

タル変換された画像信号を記憶する画像信号記憶手段 2 位相記憶手段23と、A/Dコンパータ7を介してデジ ックの中から最適なクロックの位相を記憶するクロック クロック位相制御手段22と、位相の異なる複数のクロ ロックを得て、位相の異なる複数のクロックを生成する るクロック側御部2は、所定周期のクロックを生成する 5 とかの構成がれたこる。 クロック生成手段21と、クロック生成手段21からク 【0012】また、この画像読み取り装置の主要部であ と、プログラム処理によって各種制御を行うCPU2

りを行う点に体徴がある。 を決定し、その位相によるクロックで画像情報の読み取 変動による特性変化を吸収できる最適な位相のクロック より、クロック生成のための各種回路のばらつきや温度 【0013】本実施形態では、このクロック制御部2に

ックが通過する遅延素子の段数を切り換えて、各々異な る位相のクロックを出力できるようになっている。 2g(回路構成でもよい)の切り換えによって入力クロ 直列に接続された多段構成となっており、スイッチ部2 えば複数の遅延素子22a、22b、22c、22dが すブロック図である。クロック位相制御手段22は、例 【0014】図2はクロック位相樹御手段の構成例を示

が扱けられている。 シェーディング補正を行うための白基準板(図示せず) 象読み取り装置には、同じ光量の画像情報を読み取って 【0015】次に、具体的な動作を説明する。通常、画

報をCCD1によって競み取る。次に、クロック位相樹 々画像信号レベルを取り出す。 て、この各クロックによるサンプルホールドを行って名 各クロックをサンプルホールド回路(S/H) 3へ送っ 御手段22から位相の異なる複数のクロックを生成し、 【0016】先ず、この白基準板から同じ光量の画像情

皮)の位相のずれ幅の中に複数用隙しておへ。 出力あたり20MHzでの動作を行う場合、20ns程 する位相の異なる複数のクロックは、CCD出力をサン プルホールドできる期間をやや上回る程度(CCDの-【0017】この際、クロック位相側御手段22で生成

CDの出力波形と各クロックとの位相関係を示す図であ フヘブ(出力フヘブ)が変化することになる。図 3 は C した場合、各クロックの位相によって符られる画像信号 【0018】複数のクロックによってサンブルホールド

段22(図1参照)は、この画像信号期間③内で、例え ことによって画像信号を得ている。クロック位相例倒手 り、この回復信与期間のにおいてサンプルホールドする /ベル基準期間の、画像管号期間のの繰り返し波形とな 【0019】CCDの出力波形は、リセット期間①、無

5

り部分で行われ、その時点での画像暦号レベルが出力レ サンブルホールドは、各クロックA、B、Cの立ち下が ば位相の異なる3つのクロックA、B、Cを出力する。

CDセンサ出力波形(画像信号期間)において、各々位 相の異なるクロックA、B、C(図3のクロックA、 る出力レベルの違いを示す図である。すなわち、ある〇 【0020】 図4はサンプルホールドのタイミングによ

その位相に応じてホールドタイミングが変化し、各々異 なる出力レベルとなる。 B、Cと対応している)でサンプルホールドを行ると、

キールドした場合の出力レベル、クロックBでサンプル キーパドした協合の出力フスパ、クロック A でサンプル ボールドした場合の出力レベル、の間に大きへなったい 【0021】図4に示す例では、クロックCでサンブル

ル手段の毎を経てA/Dコンパータ7によって量子化す 示すゲインコントロール手段4、オフセットコントロー の位相と対応させて画像信号記憶手段24に記憶してお る。また、この量子化された画像データを、各クロック B、Cに基づき得た各出力レベルの画像信号を、図1に 【0022】また、本実施形態では、各クロックA、

るようにしてもよい。 用いるシェーディングメモリ(図示せず)の一部を用い 信する記憶手段として、シェーディング処理を行う際に 憶されることになる。なお、この複数の画像データを記 なるサンプルホールドに対応した複数の画像データが記 **準板による同じ光量の画像を取り込んだ際の、位相の異** 【0023】つまり、画像信号記憶手段24には、白基

を採用し、出力レベルを比較する。 B、Cに対応した各々複数の観死データを注目画像デー 異なるサンプルホールドに対応した複数の画像データの の出力フスラをクロックの位格曲に早払し、 その早払信 タとしてもよい。複数注目する場合には、注目する複数 画繋データを注目画像データとしても、各クロックA、 この選択の際、各クロックA、B、Cに対応した単数の 中から最大の出力レベルとなっているものを選択する。 ラム処理で、画像信号記憶手段24に記憶された位相の 【0024】次に、CPU25 (図1存版) たのブロク

行う場合のサンプルホールドのクロックの位相としてお ルとなるクロックの位相をクロック位相記憶手段23 (図1参照)に記憶し、その後の画像情報の読み取りを 【0025】そして、ここた選択された最大の出力フィ

とになる。 情報の読み取りでは、この位相のクロックを採用するこ 相をクロック位相記憶手段23に記憶し、その後の画像 ベルが最大となっていることから、このクロックBの位 【0026】図4に示す例では、クロックBでの出力し

> 速い位相との中間の位相を採用する。これにより、サン 複数存在する場合には、そのうちの最も早い位相と最も **ブルホールドのタイミングにおけるマージンもできるこ** 【0027】なお、出カレベルが最大となるクロックが

> > Ξ

特関平10-290399

資格のクロックペサンアルホールドできるようになる。 性変化があった場合でも、その誤差を吸収できる最適な 成にかかわる各種回路でのばらつきや温度変動による特 取り込みにおけるクロックの位相とすれば、クロック生 だ際の出力信号をサンプルホールドし、その中から出力 ックを用いて白基準板の画像情報をCCDにて取り込ん を決定するようにしてもよい。 **レベルの最大となるクロックの位相を、実際の画像情報** へのクロックを生成して、その中から最適な位相のもの

【発明の効果】以上説明したように、本発明の画像読み

【0028】このように、各々位相の異なる複数のクロ

荷時や、シェーディング補正と同時期、画像形成処理の 興なる複数のクロックとしてA、B、Cの3つを生成す 相のクロックで画像説み取りを行うことが可能となる。 て、各種回路のばらつきや特性変化があっても最適な位 直前または直後などに必要に応じて行える。これによっ 5例を示したが、本発明はこれに限定されず、さらに多 【0029】この一連の動作は、画像読み取り装留の出 【0030】なお、上記裁明した実施形態では、位相の

取り装置によれば次のような効果がある。すなわち、画

サンアッホールド回路 (S/H) クロック観御部

CCD


A/Dコンパータ

22 クロック位相制御手段

23 クロック位相記憶手段

24 画像信号記憶手段

[四]



本実施形態を説明するブロック図

きることから、クロック生成にかかわる各種回路でのは でき、信号処理の動作周波数が高くなっても正確なタイ のしきや温度変動による特性変化があってもそれを吸収 像暦号を取り出す般定暦号のタイミングを適切に版御で

ミングで画像簡号を取り出すことが可能となる。 [ | | 【図面の簡単な説明】 本実施形態を説明するブロック図である。

【図2】 クロック位相樹御手段の構成例を示すプロッ

なめる。 ク図である。 【図3】 出力被形と各クロックとの位相関係を示す図

=

を示す図である。 【図4】 ホールドタイミングによる出力レベルの違い

(符号の説明)

オフセットコントロール手段 ゲインコントロール手段 クランプ回路 (CLAMP)

21 クロック生成手段

3

[⊠2] 228 x 1 → **#B** 

クロック出力

